ASIC (специализированная микросхема)

ASIC — интегральная схема, вся архитектура которой спроектирована под единственный класс задач. В ИИ-индустрии этот термин применяется к чипам для глубокого обучения: Google TPU, Cerebras WSE-3, Groq LPU, AWS Trainium, Microsoft Maia, а также к десяткам чипов от стартапов и корпоративных лабораторий. В отличие от GPU и FPGA, ASIC жертвует универсальностью ради максимальной эффективности в пределах строго определённого набора операций.

Разработчики ASIC исключают из схемы компоненты общего назначения — многоуровневые кеши, блоки предсказания ветвлений, графические конвейеры — и высвобождённую площадь кристалла отдают под MAC-массивы, локальную SRAM и скоростные межчиповые шины. Это позволяет добиться принципиально иных соотношений TOPS/мм² и TOPS/Вт, недостижимых для GPU. Cerebras WSE-3 (2023) содержит 4 трлн транзисторов и 900 000 AI-ядер на одном монолитном кристалле площадью 46 225 мм², фактически устраняя узкие места пропускной способности HBM. Groq LPU (Language Processing Unit) отказывается от динамического планирования вычислений в пользу статической компиляции, достигая детерминированной малой задержки при инференсе языковых моделей.

Для крупных технологических компаний разработка собственных ASIC означает снижение зависимости от доминирующего поставщика GPU и сокращение операционных затрат в масштабе. Google использует TPU во внутреннем обучении моделей с 2015 года. Для инференс-провайдеров специализированный ASIC — конкурентный инструмент снижения стоимости на токен по сравнению с аренды универсальных GPU-кластеров.

К 2026 году собственные ИИ-ASIC разработали или вывели в производство большинство крупных технологических компаний: Meta (MTIA), Apple (Neural Engine), Tesla (Dojo D1), Baidu (Kunlun II). Полный цикл разработки чипа составляет 2–4 года, поэтому конкурентное преимущество в равной мере определяется зрелостью компиляторного стека и программных инструментов, а не только характеристиками кристалла — задача, решение которой требует многолетних инвестиций.

Пример

“Облачный провайдер вводит в эксплуатацию собственный ASIC для инференса, изготовленный по техпроцессу TSMC 3 нм, и снижает стоимость обслуживания одного API-запроса к языковой модели вдвое по сравнению с предыдущим поколением GPU-серверов при том же уровне задержки.